吉河研究室

講演・口頭発表

LVDS Transmitter for Cold-Spare Systems in High Flux Environments
T. Yoshikawa, A. Aoyama, T. Iwata, K. Kobayashi
RADECS2019, presented and the proceedings will be appeared.

Behavior-Based Bird Damage Prevention System Utilizing Deep Learning
Kazuki KOBAYASHI, Fumiya SHIMOBAYASHI, Kazunori TERADA, Takefumi YOSHIKAWA, Hiroyuki SATO, Hiroyuki TSUCHIYA, Kanokwan ATCHARIYACHANVANICH
Proc. of AFITA/WCCA2018, pp.346-348, 2018.10.24 (Mumbai, India)

Gas discrimination based on single-device extraction of transient sensor response by a metal-oxide memristor toward olfactory sensor array
T. Iwata, K. Ohno, T. Yoshikawa, K. Sawada
IEEE Sensors 2019, Accepted

金属酸化物メモリスタのアナログリセットを利用したセンサ過渡特性取得によるガス識別
岩田達哉、大野賢、吉河武文、澤田和明
第36 回センサ・マイクロマシンと応用システムシンポジウム,2019,採択決定

入力ダイナミックレンジを拡張した有線通信用レシーバ回路の設計開発
青山晃大、岩田達哉、吉河武文(富山県立大学)
DAシンポジウム2019 (8C-11)

深層学習を用いた鳥行動に基づく追い払いシステムの開発
小林 一樹, 下林 史弥, 寺田 和憲, 吉河 武文, 佐藤 寛之, 土屋 博之, Atchariyachanvanich Kanokwan
2019年度人工知能学会全国大会(第33回) 2019年6月4日

Behavior-Based Bird Damage Prevention System Utilizing Deep Learning
AFITA/WCCA2018 (Asia-Pacific Federation for Information Technology in Agriculture / World Congress on Computers in Agriculture) 2018年10月24日

鳥の行動認識に基づく鳥害防止システムの開発
下林史弥,小林一樹,寺田和憲,吉河武文,佐藤寛之,土屋博之
電子情報通信学会 信越支部大会 2018年8月

A Low Power Data Bus Architecture by Charge Recycling Utilization on Single-Ended Transmission Line
Daiki Hara, Takefumi Yoshikawa (National Institute of Technology Nagano College, Japan)
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, March, 2018 [R2-8]

適応型チャネル選択が可能な広帯域無線通信に関する検討
原 大樹、吉河 武文、土屋 博之、佐藤 寛之
電子情報通信学会2018年総合大会 2018年3月21日

低電圧インターフェースにおける電圧モードドライバに関する検討
原大樹、吉河たけふみ
LSIとシステムのワークショップ2017 2017年5月16日 学生部門 54

電圧モードドライバにおける出力インピーダンス調整用オペアンプに関する検討
田中哉太、吉河たけふみ
電子情報通信学会2016年総合大会 2017 March 電子情報通信学会2016年総合大会講演論文集 C12-14

電圧モード低電圧出力ドライバに関する検討」
原大樹、吉河たけふみ
電子情報通信学会2016年総合大会 2017 March 電子情報通信学会2016年総合大会講演論文集 C12-15

Design Review on Capacitive Coupling Interconnect for 3DIC
L.T.M.Aung, E. Lim, T.Yoshikawa and T.Kim
IEEE Conference on Electron Devices and Solid-State Circuits (EDSSC) 2015年6月

Design of Self-Biased Fully Differential Receiver and Crosstalk Cancellation for Capacitive Coupled Vertical Interconnects in 3DICs
L.T.M.Aung, E. Lim, T.Yoshikawa and T.Kim
2013 IEEE International Symposium on Circuits and Systems (ISCAS) 2013年5月

Design of capacitive- coupling-based simultaneously bi-directional transceivers for 3DIC
L.T.M.Aung, E. Lim, T.Yoshikawa and T.Kim
International 3D Systems Integration Conference (3DIC) 2012年2月

レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発
江渕剛志、小松義英、三浦成友、千葉智子、岩田徹、道正志郎、吉河武文
電子情報通信学会技術研究報告. ICD, 集積回路110巻183号 2010年8月

An ultra-wide range Bi-directional transceiver with adaptive power control using background replica VCO gain calibration
T.Ebuchi, Y.Komatsu, M.Miura, T.Chiba, T.Iwata, S.Dosho and T.Yoshikawa
IEEE Symposium on VLSI Circuits (VLSIC) 2010年6月

携帯機器向け625Mbps/3mW/1.5V電流モード通信回路
荻野哲宏、吉河武文、永田真
電子情報通信学会技術報告 ICD2007-121, pp. 7-12, 2007.12. ICD(高知) 2007年12月

Bi-Directional AC coupled Interface with Adaptive Spread Spectrum Clock Generator
Y.Komatsu, T.Ebuchi, T.Hirata and T.Yoshikawa
IEEE Asian Solid State Circuit Conferenc (ASSCC) 2007年11月

A Low Power Current Mode Transceiver with Simultaneous Data and Clock Transmission at 625Mb/s, 3 mW in 1.5V for Mobile Applications
T.Ogino, T.Yoshikawa and M.Nagata
IEEE Asian Solid State Circuit Conferenc (ASSCC) 2007年11月

ホームLANによるユビキタス情報社会
吉河 武文
電子情報通信学会 第6回システムLSIワークショップ 2002年11月

A 5 Gbps CMOS frequency tolerant multi phase clock recovery circuit
T.Iwata, T.Hirata, H.Sugimoto, H.Kimura and T.Yoshikawa
IEEE Symposium on VLSI Circuits (VLSIC) 2002年6月

ハイブリッドポートアーキテクチャを備えた民生ネットワーク向け800Mb/s対応物理層LSIの開発
江渕剛志、吉河武文、吉田忠弘、有馬幸生、岩田徹、西村佳壽子、木村博、小松義英、山内寛行
電子情報通信学会技術研究報告. ICD, 集積回路 102(83), 1-6, 2002-05-17 2002年5月

コンシューマー向け高速インターフェースにおける集積回路技術
吉河 武文
電子情報通信学会 第15回 回路とシステムワークショップ 2002年4月

An 800Mb/s Physical Layer LSI with Hybrid Port Architecture for Consumer Electronics Networking
T.Yoshikawa, T.Yoshida, T.Ebuchi, Y.Arima, T.Iwata, K.Nishimura, H.Kimura, Y.Komatsu and H.Yamauchi
IEEE International Solid-State Circuits Conference (ISSCC) 2002年2月

A 1.25Gb/s CMOS Receiver Core with Plesiochronous Clocking Capability for Asynchronous Burst Data Acquisition
T.Yoshikawa, T.Yoshida, T.Ebuchi and H.Yamauchi
IEEE International Solid-State Circuits Conference (ISSCC) 2000年2月

A Pulsed Sensing Scheme With A Limited Bit-Line Swing
T.Kirihata, Y.Katayama, Roy E.Scheuerlein, Y.Sakaue, A.Satoh, T.Sunaga, T.Yoshikawa, K.Kitamura and S.H.Dhong
IEEE Symposium on VLSI Circuits (VLSIC) 1991年6月


2019 yoshikawa-lab.com All Rights Reserved.
通常のページは最新のChrome / Firefox / Safari / Edgeを必須環境としています。